iis输出是什么意思
成蹊i2s接口定义？
iis输出什么意思？
I2S接口概述
I2S全称Inter-IC Sound, Integrated Interchip Sound，或简写IIS，是飞利浦在1986年定义（1996年修订）的数字音频传输标准，用于数字音频数据在系统内部器件之间传输，例如编解码器CODEC、DSP、数字输入/输出接口、ADC、DAC和数字滤波器等。除了都是由飞利浦定义外，I2S和I2C没有任何关系。
I2S硬件接口定义
串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲，SCLK的频率=2*采样频率*采样位数。
帧时钟LRCK，用于切换左右声道的数据，1为左声道，0为右声道，LRCK频率等于采样频率。
串行数据SD，就是用二进制补码表示的音频数据。
有时为了使系统能够更好地同步，还需要另外一个信号MCLK，称为主时钟，也叫系统时钟（sys clock），一般是采样频率的256倍或是384倍。切记，MCLK并不是必须的。可有可无，看设计要求。
iis输出和spdif输出的区别？
IIS支持的采样：PCM,44.1k-384K,DSD为DSD64-DSD512，而SPDIF PCM输出最大可达到384K（实际上可以实现768K和1536K输出，但是一方面是当前这么高的码率基本用不上，再者要输出1536K的话还要用到FPGA的PLL），DSD DOP则可以最大输出DSD128。
SPDIF最高可以接收PCM 384K，既然可以接收384K那么DSD128 DOP接收就不是问题了！ SPDIP解码设计最重要的技术是CDR（时钟数据恢复），比如说在数据传输方面的光纤通信，硬盘SATA接口，USB接口等都是要用到这个技术。
SPDIF接收器基本上是一种复杂的逻辑，本板的SPDIF接收器主时钟运行在250MHZ左右！这个频率在FPGA复杂的运算中可以说是非常高了（以和EP4 相同种类的FPGA来说）。