cmos高电平
cmos电平的范围？
cmos电平的范围？
CMOS电平电压范围在3～15V，比如4000系列当5V供电时，输出在4.6以上为高电平，输出在0.05V以下为低电平。输入在3.5V以上为高电平，输入在1.5V以下为低电平。
而对于TTL芯片，供电范围在0～5V，常见都是5V，如74系列5V供电，输出在2.7V以上为高电平，输出在0.5V以下为低电平，输入在2V以上为高电平，在0.8V以下为低电平。因此，CMOS电路与TTL电路就有一个电平转换的问题，使两者电平域值能匹配。
cmos门电路接地输入端是高电平吗？
cmos门电路接地输入端不是高电平。
高电平
应用于工程技术领域的概念
高电平，指的是与低电平相对的高电压，是电工程上的一种说法。在逻辑电平中，保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于输入高电压（Vih）时，则认为输入电平为高电平。
cmos电路接多少电阻等于高电平？
如果接到地就是相当于接低电平，因为CMOS的输入阻抗非常高（大致10^12欧姆） 1、CMOS输入端是不允许悬空的，必须要接到某个固定的电平上，否则极高的输入阻抗，会使输入端由于空间电磁场的影响产生高频振荡，甚至导致该器件的其它部分也不能正常工作。 2、接一个较大的电阻到地（或上拉），可以减低功耗（其它输出对这个端口的功耗），同时满足应用的要求。
cmos的逻辑电阻电平是多少？
CMOS电平逻辑电平电压接近于电源电压，0 逻辑电平接近于 0V。而且具有很宽的噪声容限。
TTL电平和CMOS电平总结 1，TTL电平： 输出高电平gt2.4V,输出低电平lt0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平gt=2.0V，输入低电平lt=0.8V，噪声容限是0.4V。2，CMOS电平： 1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。3，电平转换电路： 因为TTL和COMS的高低电平的值不一样（ttl 5vlt＝＝gtcms 3.3v），所以互相连接时需要电平的转换4，OC门，即集电极开路门电路。